1. Ringkasan Materi [kembali]
1.1 Logika PMOS
Keluarga logika PMOS menggunakan MOSFET saluran-P. Misalkan, MOSFET Q1 bertindak sebagai beban aktif untuk sakelar MOSFET Q2. Untuk rangkaian yang ditunjukkan, GND dan −VDD masing-masing mewakili logika '1' dan logika '0' untuk sistem logika positif. Ketika input di-ground (yaitu logika '1'), Q2 tetap dalam cut-off dan −VDD muncul pada output melalui melakukan Q1. Ketika input berada pada −VDD atau dekat −VDD, Q2 berjalan dan output mendekati potensi nol (yaitu logika '1'). Untuk semua kombinasi masukan lain yang mungkin, keluaran berada dalam status logika '0', karena, dengan Q1 atau Q2 nonkonduktor, keluarannya hampir -VDD melalui Q3 konduksi. Dapat disebutkan di sini bahwa MOSFET yang digunakan sebagai beban Q1 dan Q3 dirancang sedemikian rupa sehingga memiliki resistansi ON yang jauh lebih besar daripada total ON- resistansi dari MOSFET yang digunakan sebagai sakelar Q2 dan Q1.
1.2 Logika NMOS
Keluarga logika NMOS menggunakan MOSFET N-channel. Perangkat MOS saluran-N memerlukan area chip yang lebih kecil per transistor dibandingkan dengan perangkat saluran-P, sehingga logika NMOS menawarkan kepadatan yang lebih tinggi. Juga, karena mobilitas pembawa muatan yang lebih besar di perangkat saluran-N, keluarga logika NMOS juga menawarkan kecepatan yang lebih tinggi. Karena alasan inilah sebagian besar perangkat memori dan mikroprosesor MOS menggunakan logika NMOS atau beberapa variasinya seperti VMOS, DMOS dan HMOS. VMOS, DMOS dan HMOS hanyalah variasi struktural dari NMOS, yang bertujuan untuk lebih mengurangi penundaan propagasi.
Keluarga logika PMOS menggunakan MOSFET saluran-P. Misalkan, MOSFET Q1 bertindak sebagai beban aktif untuk sakelar MOSFET Q2. Untuk rangkaian yang ditunjukkan, GND dan −VDD masing-masing mewakili logika '1' dan logika '0' untuk sistem logika positif. Ketika input di-ground (yaitu logika '1'), Q2 tetap dalam cut-off dan −VDD muncul pada output melalui melakukan Q1. Ketika input berada pada −VDD atau dekat −VDD, Q2 berjalan dan output mendekati potensi nol (yaitu logika '1'). Untuk semua kombinasi masukan lain yang mungkin, keluaran berada dalam status logika '0', karena, dengan Q1 atau Q2 nonkonduktor, keluarannya hampir -VDD melalui Q3 konduksi. Dapat disebutkan di sini bahwa MOSFET yang digunakan sebagai beban Q1 dan Q3 dirancang sedemikian rupa sehingga memiliki resistansi ON yang jauh lebih besar daripada total ON- resistansi dari MOSFET yang digunakan sebagai sakelar Q2 dan Q1.
1.2 Logika NMOS
Keluarga logika NMOS menggunakan MOSFET N-channel. Perangkat MOS saluran-N memerlukan area chip yang lebih kecil per transistor dibandingkan dengan perangkat saluran-P, sehingga logika NMOS menawarkan kepadatan yang lebih tinggi. Juga, karena mobilitas pembawa muatan yang lebih besar di perangkat saluran-N, keluarga logika NMOS juga menawarkan kecepatan yang lebih tinggi. Karena alasan inilah sebagian besar perangkat memori dan mikroprosesor MOS menggunakan logika NMOS atau beberapa variasinya seperti VMOS, DMOS dan HMOS. VMOS, DMOS dan HMOS hanyalah variasi struktural dari NMOS, yang bertujuan untuk lebih mengurangi penundaan propagasi.
Tidak ada komentar:
Posting Komentar