8.3 Demultiplexer dan Decoder

1. Tujuan [kembali] 
- Dapat memahami dan mengaplikasikan penggunaan Demultiplexer pada rangkaian
- Dapat memahami dan mengaplikasikan penggunaan Decoder pada rangkaian 

2. Alat dan Bahan [kembali] 

3. Dasar Teori [kembali]
    Demultiplexer adalah rangkaian logika kombinasional dengan jalur input, jalur output 2n, dan jalur select-n. Demultiplexer merutekan informasi yang ada di jalur input ke salah satu jalur output. Jalur output yang mendapatkan informasi yang ada pada jalur masukan ditentukan oleh status bit dari jalur pemilihan. 
    Decoder adalah kasus khusus dari demultiplexer tanpa jalur input. Gambar 8.18 (a) menunjukkan representasi rangkaian dari demultiplexer 1-ke-4. Gambar 8.18 (b) menunjukkan tabel kebenaran dari demultiplexer ketika jalur input ditahan HIGH. Decoder, seperti yang disebutkan sebelumnya, adalah rangkaian kombinasional yang menerjemahkan informasi pada n jalur input menjadi maksimum 2n jalur output. Gambar 8.19 menunjukkan representasi rangkaian dekoder baris 2-ke-4, 3-ke-8 dan 4-ke-16. Jika ada beberapa kombinasi yang tidak digunakan atau 'diabaikan' dalam kode n-bit, maka akan ada kurang dari 2n jalur keluaran. Sebagai gambaran, jika ada tiga jalur input, ini dapat memiliki maksimum delapan baris keluaran unik. Jika, dalam kode masukan tiga-bit, kombinasi tiga-bit yang hanya digunakan adalah 000, 001, 010, 100, 110 dan 111 (011 dan 101 tidak digunakan atau kombinasi diabaikan), maka decoder ini hanya akan memiliki enam jalur keluaran. Secara umum, jika n dan m masing-masing adalah bilangan jalur masukan dan keluaran, maka m ≤ 2n



a. Fungsi Boolean dengan Decoder
Dekoder dapat digunakan untuk mengimplementasikan fungsi Boolean tertentu. Dekoder menghasilkan minterm yang diperlukan dan gerbang OR eksternal yang digunakan untuk menghasilkan jumlah minterm. Gambar 8.21 menunjukkan diagram logika di mana dekoder baris 3-ke-8 digunakan untuk menghasilkan fungsi Boolean yang diberikan oleh persamaan

4. Prinsip Kerja [kembali]

1. Rangkaian diatas merupakan rangkaian logic diagram dari 3 to 8 line decoder, disini terdapat 3 logika input yang masing-masing memiliki logika invertnya, dan 6 gerbang logika AND serta output logicprobe. tiap tiap input logika akan terhubung sedemikian rupa ke tiap tiap logika AND hingga didapatkan tabel kebenaran seperti berikut:
2. Rangkaian dibawah merupakan 3 buah rangkaian IC 2 to 4, 3 to 8 dan 4 to 16 line decoder, rangkaian ini adalah rangkaian ekivalen dari rangkain pada gambar 8.19


3. Rangkaian dibawah merupakan rangkaian ekivalen dari rangkaian pada gambar 8.18 yang merupakan 1 to 4 demultiplexer

5. Video [kembali]

6. Example [kembali]

7. Problem [kembali]

8. Pilihan Ganda[kembali]

9. Download [kembali] 

Download Datasheet 4555 1 to 4 Demultiplexer [disini]
Download Datasheet 74HC139 2 to 4 line decoder [disini]
Download Datasheet 74HC138 3 to 8 line decoder [disini]
Download Datasheet 75154 4 to 16 line decoder [disini]
Download Rangkaian [disini]
Download Gambar [disini]

Tidak ada komentar:

Posting Komentar